基于雙DSP硬件架構(gòu)的固態(tài)開關(guān)控制系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
4．3 協(xié)DSP主要功能
協(xié)DSP的主要功能是實(shí)現(xiàn)電壓跌落檢測(cè)算法，算法流程如圖3b所示。其重點(diǎn)在于帶阻濾波器和低通濾波器的設(shè)計(jì)。根據(jù)系統(tǒng)仿真結(jié)果設(shè)置帶阻濾波器中心頻率為100 Hz，低通濾波器截止頻率為40 Hz，采樣頻率為12．8 kHz。數(shù)字濾波器采用32位2階IIR數(shù)字濾波器軟件模塊，實(shí)際運(yùn)行取得了理想的濾波效果。在150 MHz系統(tǒng)主頻運(yùn)行條件下，實(shí)測(cè)單相電壓跌落檢測(cè)算法運(yùn)行時(shí)間2．44μs，小于信號(hào)采樣間隔(78μs，12．8 kHz)，滿足系統(tǒng)運(yùn)行時(shí)間需求。
4．4 電流過流信號(hào)處理及FPGA主要功能
系統(tǒng)相電流需經(jīng)模擬信號(hào)調(diào)理模塊和邏輯處理模塊產(chǎn)生過流報(bào)警信號(hào)。其信號(hào)處理流程如圖7所示。系統(tǒng)通過模擬信號(hào)調(diào)理板及FPGA將電流交流信號(hào)轉(zhuǎn)換為過流報(bào)警開關(guān)信號(hào)。FPGA主要功能包括雙口RAM、鎖相環(huán)保護(hù)、過流信號(hào)調(diào)理、輸出信號(hào)故障鎖存等。本文引用地址：http://www.bjwjmy.cn/article/148106.htm
5 實(shí)驗(yàn)結(jié)果
為驗(yàn)證所述控制平臺(tái)的可行性及控制算法的正確性，開發(fā)了三相380 V／6 kW SSTS實(shí)驗(yàn)裝置。電壓跌落檢測(cè)實(shí)驗(yàn)結(jié)果如圖8所示。在所示電壓跌落類型中，最長(zhǎng)電壓跌落檢測(cè)時(shí)間為6．8 ms。系統(tǒng)發(fā)生三相斷線故障時(shí)，系統(tǒng)切換過程見圖9。檢測(cè)時(shí)間為5．9 ms，切換時(shí)間為7．2 ms。
6 結(jié)論
基于雙DSP硬件架構(gòu)的電力電子設(shè)備控制系統(tǒng)能夠有效提高控制系統(tǒng)的響應(yīng)速度、數(shù)據(jù)處理能力以及外部接口可擴(kuò)展性，控制方便靈活，有較高的可靠性和實(shí)時(shí)性。
評(píng)論